Sie befinden Sich nicht im Netzwerk der Universität Paderborn. Der Zugriff auf elektronische Ressourcen ist gegebenenfalls nur via VPN oder Shibboleth (DFN-AAI) möglich. mehr Informationen...
Sortiert nach
    Datensatz exportieren als...
  • BibTeX
Combinatorial algorithms for integrated circuit layout
Applicable theory in computer science
1990
Signatur: TVE2356
    Datensatz exportieren als...
  • BibTeX
Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
1989
Signatur: D2331
    Datensatz exportieren als...
  • BibTeX
Schnelle hierarchische Entwurfsregelprüfung von Masken-Layouts integrierter Schaltungen
1989
Signatur: D5559
    Datensatz exportieren als...
  • BibTeX
Design automation for timing driven layout synthesis
The Kluwer international series in engineering and computer science : 198 (Alle Bände)
1993
Signatur: TVE2770
    Datensatz exportieren als...
  • BibTeX
Three dimensional integrated circuit layout
Distinguished dissertations in computer science
1991
Signatur: TVE2607
    Datensatz exportieren als...
  • BibTeX
Silicon compilation
1988
Signatur: TVE2186
    Datensatz exportieren als...
  • BibTeX
Layout design and verification
Advances in CAD for VLSI : 4 (Alle Bände)
1986
Signatur: TVE1821-4
    Datensatz exportieren als...
  • BibTeX
Silicon compilation
Repr. with corr, 1988
Signatur: TVE2186
    Datensatz exportieren als...
  • BibTeX
Algorithms and techniques for VLSI layout synthesis
The Kluwer international series in engineering and computer science : 65 (Alle Bände)
1989
Signatur: TVE2306
    Datensatz exportieren als...
  • BibTeX
Automatische Generierung des Masken-Layouts von Grundzellen integrierter Schaltungen
1989
Signatur: D553
    Datensatz exportieren als...
  • BibTeX
Ein Plazierungsverfahren für den zellenbasierten Layoutentwurf hochintegrierter Schaltungen
1989
Signatur: D5536
1 – 11 von 11
Suche als RSS-Feed
Aktive Filter
Autor / AutorinCavanagh, Joseph J. F
SchlagwortLayout
Suchergebnisse filtern
Filter anzeigen